弊社デコーダ製品は全て以下の品質試験をクリアーしています。(※1)
以下 http://www.wiu.edu/users/msdem/nmra/dccconformance.html における、
NMRA DCC Decoder Test User Manual Vwersion2.3 (Ken West January 21,1998)
記載の試験を部分的に実行しています。
以下に要約を記述します。
このテストでは、"1bit time"についてデコーダが動作可能な、最小、最大値を決定します。
まず、"0 bit time"を通常値(本試験では111usec)"に設定し、"1bit
time"を増減させ、動作範囲を決定します。
動作テストは、"3.3.2 Packet Acceptance Test"を各々の試行値において100回実行し、100%成功することを確認します。
このテストでは、"1bit duty cycle"についてデコーダが動作可能な、最小、最大値を決定します。
まず、"0 bit time"を通常値(本試験では111usec)"に設定し、"1
duty cycle"を増減させ、動作範囲を決定します。
動作テストは、"3.3.2 Packet Acceptance Test"を各々の試行値において100回実行し、100%成功することを確認します。
このテストでは95%以上の正常なパケットがデコーダが受け取れることをテストします。
(※前記 3.1 DCC 1margin test,3.2 1 duty cycle test では100%の成功を要求していることに注意)
動力車デコーダでは、まず1/2の速度逆行コマンドを送信します。これは、十分なスピードに達するまで繰り返し送信します。
次に、適当な数の IDLE
パケットを送信した後、適当な数の PREAMBLE BITと共に ”ただ1つ”の緊急停止コマンドを送信します。
その後、1秒間IDLEパケットを送信しつづけ、この期間内にデコーダがストップすることを確認します。
このテストでは、デコーダが自分自身のアドレスのみに動作することを確認します。
”3.3.2 Packet Acceptance Test"と同じ方法でデコーダを作動させ、自分以外のアドレスにデコーダが反応しないことを確認します。
最後に、自分自身のアドレスを受け取って正常に反応することを確認します。
このテストでは、デコーダが、"1bit"の欠損を正しく認識してコマンド全体を除去できることを確認します。
このテストは、"PREAMBLE"の"START BIT"から
"CHECKSUM"の"LAST BIT"まで各々に対して実行します。
”3.3.2 Packet Acceptance Test"と同じ方法でデコーダを作動させ、1秒間の間繰り返し”1bit不良の”緊急停止コマンド送信しつづけても、デコーダが反応しないことを確認します。
最後に、正常なコマンドを受け取って正常に反応することを確認します。
(※次項 追加品質試験 "0bit margin Test"で代替しました)
このテストでは、"0bit time"についてデコーダが動作可能な、最小、最大値を決定します。
まず、"1 bit time"を通常値(本試験では58usec)"に設定し、"0bit
time"を増減させ、動作範囲を決定します。
動作テストは、"3.3.2 Packet Acceptance Test"を各々の試行値において100回実行し、95%成功することを確認します。
このテストでは、デコーダが全てのアドレス値を設定でき、かつそのアドレスで正常に動作することを確認します。
このテストでは、デコーダが全ての"Consist Address"値を設定でき、かつそのアドレスで正常に動作することを確認します。
デコーダの仕様にしたがって、書き換え可能なCV値に付いて、全値が読み書きできることを確認します。
デコーダのアドレスを10%ランダムに選択して設定し、OPSモードにおいて、CV値の読み書き(10個ランダムに選択)ができることを確認します。アドレスを固定して、上記 "2.4"のテストが完了していることが条件です。
※1 テスト実行は全てセルフテストによるもので、第三者による試験ではありません。